‘SK하이닉스·TSMC 맞손’ HBM4 개발 밑그림 나왔다

더구루 2024.05.17 조회수

[더구루=정예린 기자] SK하이닉스와 TSMC 간 고대역폭메모리(HBM) 협력의 밑그림이 나왔다. SK하이닉스의 HBM 경쟁력에 TSMC의 패키징 기술 역량을 더해 메모리 성능 한계를 돌파한 차세대 반도체가 탄생할 전망이다.

17일 업계에 따르면 TSMC는 지난 14일(현지시간) 네덜란드 암스테르담에서 개최한 ‘TSMC 유럽 기술 심포지엄’ 행사에서 HBM4(6세대 HBM) 베이스 다이 생산에 12나노미터(nm)급 공정 ’12FFC+’와 5나노급 공정 ‘N5’ 기술을 적용할 것이라고 밝혔다. SK하이닉스와의 파트너십 세부 내용이 알려진 것은 공식 발표 외 처음이다.

베이스 다이는 HBM의 최하단에 탑재되는 기초 부품이다. 그래픽처리장치(GPU)와 각종 연산을 조율하는 등 HBM을 컨트롤한다. 업계에서는 HBM4에 TSMC의 7나노 공정 기반 베이스 다이가 장착될 것이라고 예상했으나 양사는 더 미세화된 첨단 공정을 적용키로 했다.

TSMC는 새롭게 개발할 베이스 다이가 HBM4의 성능을 끌어올리는 데 핵심 역할을 수행할 것이라고 기대하고 있다. 최신 중앙처리장치(CPU), GPU 등에 활용되는 TSMC의 선단 공정이 HBM에 적용되는 만큼 전례 없는 성능과 에너지 효율성을 제공할 수 있다는 것이다. 특히 인공지능(AI)와 고성능컴퓨팅(HPC) 프로세서 메모리 성능을 향상시켜줄 것이라는 게 TSMC 측 설명이다.

TSMC의 첨단 후공정 기술 ‘칩 온 웨이퍼 온 서브 스트레이트(CoWoS)’ 기술 최적화 방안에 대해서도 공유했다. HBM4 통합을 지원하기 위해 CoWoS-L과 CoWoS-R을 적용한다. TSMC는 이 2가지 패키징 기술을 활용하면 최대 12개의 HBM4 메모리 스택을 쉽게 조립할 수 있다고 강조했다. CoWoS는 칩을 겹쳐 공간을 절약하고 소비 전력을 줄이는 동시에 처리능력을 높이는 2.5차원(D) 패키징 기술이다. TSMC가 특허권을 갖고 있다.

SK하이닉스와 TSMC는 지난달 차세대 HBM 생산과 어드밴스드 패키징 기술 협력을 위한 양해각서(MOU)를 체결했다. 양사는 SK하이닉스가 오는 2026년 양산 예정인 HBM4 개발에 손을 잡기로 했다. SK하이닉스는 5세대인 HBM3E까지는 자체 공정으로 베이스 다이를 만들었다. HBM4부터는 로직(Logic) 선단 공정을 활용, 성능과 전력 효율 등 고객들의 폭넓은 요구에 부합하는 맞춤형 HBM을 생산한다는 목표다.

TSMC 관계자는 “12FFC+ 기반 비용 효율적인 베이스 다이는 성능을 위해 HBM에 도달할 수 있으며 N5 베이스 다이는 HBM4 속도에서 훨씬 낮은 전력으로 더 많은 로직을 제공할 수 있다”며 “CoWoS-L과 CoWoS-R은 2000개가 넘는 상호 연결의 HBM4 라우팅을 가능케 한다”고 전했다.

이어 “우리는 HBM4 풀 스택 통합을 위한 고급 노드를 통해 주요 HBM 메모리 파트너(마이크론, 삼성전자, SK하이닉스)와 협력하고 있다”며 “케이던스, 시놉시스 등과 같은 EDA 파트너와도 협력해 HBM4 채널 신호 무결성 등을 인증하고 있다”고 덧붙였다.